自作した 50MHz SSBトランシーバーです JA3FCB




上部カバーを外したところ

左側
 銅板製シールドケースは
 ファイナルユニット
 ファイナル下のアルミケース
 はミクサーユニット
 後方の真鍮ケースはLPF

真中
 最前列はダイヤルメカ
 アルミケースはVFO

右側
 I F基板
 後方はパワートランス








後から見て
二つの
受信ユニットが
見えます

左側
I F基板

右側
フロントエンド基板





フロントエンドユニット




縦向きに取り付けています

VMOS FETはIdを多く流しているので
特大の放熱器を付けています

上部中央は
DOUBLE BALANCED MIXER
POWER DIVIDER
PHASE DIVIDER
で構成した
IMAGE REJECT MIXER
です

フロントエンド詳細へ

編集後記へ






I F AUDIOユニット


基板はグランドの効果を良くするため I F 信号線以外はジャンパー線でつないでいます。
右上部の 10K I F トランスはノイズゲート回路です。
左側 I C は復調器の LM373 で上に貼りつけている2個のダイオードは S メーターの零点補償用です。
真鍮ケースにはノイズブランカーユニットを閉じ込めています。


I F回路の詳細説明へ   トップページ系統図へ   編集後記へ



ノイズブランカーユニット




ノイズアンプは完全シールドしています。

最初に試作したときはシールドなしでした。
ノイズブランカーを ON にするとスピーカーから猛烈なノイズが飛び出してビックリしました。

完全シールドして I F 基板へ一点アースして ノイズが外へ飛び出さないようにしました。

ノイズアンプのなかでアース回路がコモンインピーダンスになって発振しないよう 基板のパターン作成時に注意しました。

NB回路の詳細説明へ

トップページ系統図へ   編集後記へ







ミクサーユニット

(05年3月,07年4月,08年6月 マイナーチェンジしました)


シールドケースの中に入っています 真中やや右下に複同調のコイルを固定しています

回路図  回路の説明

 スペアナ波形  複同調回路の調整  トップページ系統図  編集後記へ






ファイナルユニット




左側が終段 右側が初段です 黒い部分は放熱器です







筐体に取り付けた様子




左側真鍮ケースは LPF です






ファイナルユニット取り付けの様子




端っこに遠慮して載っています

見えにくいですがその下のケースにミクサーユニットが入っています

回路図へ

詳細説明へ

トップページ系統図へ

編集後記へ






 

筐体裏側の状況です




シールドした心臓部を囲んで 電源部左側 送受切替リレー部上側 操作部右側です





シールドカバーを外したところ






左側は
MOD基板です

右上は
制限増幅器です

右下は
PLL基板です







穴あき基板に作った制限増幅器




回路図へ   制限増幅器の説明へ   トップページ系統図へ   編集後記へ





SSBゼネレーター基板




回路図へ   SSBゼネレータの説明   トップページ系統図へ   編集後記へ







PLL ローカルオッシレーター 基板



中央下にPLL IC MC4044 左のボビンは41MHz発振コイル
右上水晶発振器 右下ダウンコンバータIC LM1496


PLL ローカルオッシレーター基板の裏面です ここもぎゅうぎゅう詰めです


回路図へ   実用化の感想へ   トップページ系統図へ   編集後記へ







Direct Digital SynthesizerをVFOにしています




   コントロール パネルの様子
周波数のUP DOWNは押しボタンで制御します
同時に赤色ボタンを押して1STEPづつ上下します

L Rボタンで 1 STEPごとの周波数変化を
1KHz,100Hz,10Hz,1Hzのどれかに選択します
赤色LEDが選択した周波数変化桁を表示します

自作したコントローラー基板の上にDDSユニットとDDSプラスユニットが載っています

制御器回路図  DDS制御回路の説明  使用感想  トップページ系統図  H.Pトップへ  編集後記







スピーチプロセッサー



本体に収まらなくて外付けになっています

右側の穴あき基板の部分が2代目プロセッサーです

左側はレベル表示部で当初からのものです

動作原理について

使用感について

試 聴   回路図へ

トップページ系統図へ

編集後記へ



基板の拡大写真




写真集トップへ戻る    プロセッサ回路図へ    トップページ系統図へ    H.Pトップへ


写真集おわり